共享包裹寄存柜包含柜身，上述柜体内划分为N个半圆形柜体，每一个半圆形柜体内装置有半根传动轴，每根传动轴上装置有M层存储台，每一层存储台上环向安装有数个挡板，上述挡板将存储台划分为数个存储区，上述柜身的前板上装置有显控屏和与上述半圆形柜体相互对应的N列柜体出入口，每列柜体出入口有M层，每一层柜体出入口上装置有一个柜门，上述柜体出入口的侧板间距与相应层的存储台间距一致，这其中N、M为非0自然数。上述存储台为弧形，上述柜体出入口的侧板凹痕构成圆弧线，上述圆弧线与上述存储台的边沿恰好配对。如需采购本产品或者了解具体报价敬请点击→
共享包裹寄存柜电路系统包含以下4大部分：
1.P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
2.P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
3.P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
4.P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
